PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-101519

(43) Date of publication of application: 19.04.1989

(51)Int.CI.

G02F 1/133

(21)Application number: 62-258854

(71)Applicant : SEIKO EPSON CORP


(22)Date of filing: 14.10.1987

(72)Inventor: ISHIGURO HIDETO

(54) ACTIVE MATRIX SUBSTRATE

(57) Abstract:

PURPOSE: To obtain a large and highly reliable active matrix substrate by forming a bridged wiring formed by the same material as a picture element electrode simultaneously with the formation of the picture element electrode so as to couple a partial source wiring formed by the same material as a gate wiring simultaneously with the formation of the gate wiring. CONSTITUTION: After forming a channel area 505, a source area 506, a drain area 507 in a thin film transistor, the thin film is formed as a prescribed shape by using a low resistance material consisting of various kinds of alloys and superconductive substances and not source wiring is formed on the intersecting part of the gate wiring 501 and a source wiring 502. Then, an insulating film for insulating the source wiring 502 and the gate wiring 501 is formed and a contact hole 508 is formed like a prescribed shape. Then, an ITO film is formed as a prescribed shape and a bridged wiring 503 for bridging the source wiring 502 is obtained in a picture element transparent electrode 504 and the intersecting part of the gate wiring 501 and the source wiring 502.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

@ 公開特許公報(A) 平1-101519

@Int.Cl.4

識別記号

庁内整理番号

◎公開 平成1年(1989)4月19日

G 02 F 1/133

327

7370-2H

審査請求 未請求 発明の数 1 (全7頁)

アクテイブマトリクス基板 の発明の名称

> 頭 昭62-258854 ②特

願 昭62(1987)10月14日 22出

英 人 石 黒 ⑫発 明 者

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

セイコーエプソン株式 ⑪出 願 人

東京都新宿区西新宿2丁目4番1号

会社

外1名 弁理士 最 上 務 30代 理 人

1. 発明の名称

アクティブマトリクス基板

2. 特許請求の顧閱

(1) 確終トランジスタ、ソース配線、ゲー ト配線、画景電極、前記ソース配線と前記ゲート 配線を絶録する絶縁膜を具備するアクティブマト リクス括仮において、前紀ゲート配線と同じ材質. で同時に形成された一部のソース配線、前記一部 のソース配線を結合させる様に前配茜素電極と同 じ材質で同時に形成された架構配線を具備するこ とを特徴とするアクティブマトリクス基板。

(2) 前記ソース配線と同じ材質で同時に形 成された一郎のゲート記練、前記一部のゲート配 線を結合させる機に前記画景電機と同じ材質で同 時に形成された架構配線を具備することを特徴と する特許請求の範囲第1項に記数のアクティブマ トリクス延板。

3. 発明の詳細な説明

(恋菜上の利用分野)

本強明は、アグティブマトリクス方式の液晶デ ィスプレイセエレクトロクロミックディスプレイ 谷に用いられるアクティブマトリクス基板に関す

(従来の技術)・

従来のアクティブマトリクス昼板は、例えば、 JAPAN DISPLAY'860196~1 89ペーツに見られる機に、配鉄材料としてIT 0、不確物を含む多結晶シリコン等が用いられて

第3図(a)は、従来のアクティブマトリクス 基板の上領図であり、第3図(b)は前記第3数 (a)のBB'における断面図である。又、従来 のアクティブマトリクス基板の製造工程の一部の 上視図を第4図(a)~(d)に、断面図を第4 図(a′)~(du′)に示した。

(a)、(a') は下地絶縁以411上に輝度

以上の工程を見れば明らかな様に、従来のアクティブマトリクス基板の配額方法では、2回の配線用の確認の形成と2回のフォトエッチング工程が必要である。

(発明が解決しようとする問題点)

前記の、従来の配線材料である1T0等は、そ

本発明は、この様な問題点を解決するもので、 その目的とするところは、より大型で信頼性の高いアクティブマトリクス基板を提供することにある。

(問題点を解決するための手段).

母原トランシスタ、ソース配線、ゲート配線、 西素電源、前記ソース配線と前記ゲート配線を絶 録する絶縁既を其備するアクティブマトリクス 基 仮において、本発明のアクティブマトリクス 基板

は、前記ゲート記録と同じ材質で同時に形成された一部のソース記録、前記一部のソース記録を結合させる様に前記画素価値と同じ材質で同時に形成された架構配数を異像するか、なってのゲート記録を結合させる様に前記数を異像はと同じ材質で同時に形成された架構配数を具備することを特徴とする。

(寒瓶例)

以下、本発明について、実施例に基づき群組に説明する。

奥施例 1

第 1 図は本発明によるアクティブマトリクス基 板の一例の上視図である。 1 0 3 の契桁配線によ り、ソース配線 1 0 2 とゲート配線 1 0 1 の交差 部を架橋しているのが特徴である。第 2 図に第 1 図のAA、における断面図を示した。

本発明の、実施例を第5図の、上視図(a)~ (d)、断面図(a′)~(d′)を用いて、工 程順に、さらに詳しく説明する。まず、(a)、

次に、(b〉、(b')に示す様にアルミニウム、モリブデン、タングステン、タンタル、ニオブ、チタンおよびその桂化物、各種合金、超電導物質等の低抵抗材料を用いて1000%~7000 人程度の呼吸を所定の形状に形成し、ゲート配数501およびソース配数502とする。ここで

注目すべきことは、 袋ゲート 配線と 袋ソース 配線 の 交 逆 部 に お い て は 、 ソース 配線 が 形成 さ れ て い な い こ と で あ る 。 こ の 構造 を 採用 す る こ と に よって、 ゲート 配線と ソース 配線 の 大部 分 を 同 時 に 形 成 す る こ と が 可 値 と な る 。

次に(c)、(c、)に示されるようにソース配換とゲート配線を絶録する絶録取と薄膜トランツスクを保護するペッシベーション概をかねた二酸化硅器、窒化硅器等からなる絶線既5 1 0 を 3 0 0 0 人~1 0 0 0 人程度形成し、図に示した位に所定の形状にコンククトホール5 0 8を形成

次に(d)、(d')に示される様にITO奴を所定の形状に形成し、画素透明電極504、およびなゲート配額とソースを破りの交換部においてソース配線を架椅する503の架椅配線を得る。又、この工程によりソース配線501とソース領域506、国素電極504とドレイン領域507のコンタクトがとられる。

以上の工程を経て、本発明によるアクティブマ

トリクスの1例が製造される。

灾施例2

前災相例では、ソース配数を架橋したが、ゲート配数を、架橋することも可能であり、 第6図(a)~(c)に示した。

(発明の効果)

以上に述べたように本発明によれば、従来より 工程数をまったく増やすことなく、ゲート配線、 ソース配線の低抵抗化が可能となる。これにより

以下のような効果が得られる。

a. ゲート記線の低低抗化により、薄膜トランシスタのスイッチング時間を短縮できるため、画 然数を増やすことができ、画面の大型化が可能と なる。

b. ソース配線の低低抗化により、 画素に対す る哲き込み時間を短縮できるため、 a と同様な効 果がある。

d. 配数を細くすることが可能となるために、 西素の閉口率を大きくすることができ、より明る い両位が得られる。

e. 単純に配数を金属等の、低低抗材料にする と、吸形成工程、フォトエッチング工程が、それ ぞれ 1 回 的 え、 信 紅性 および 歩 留 り の 低 下 を 招 くが、 本 発 明 の 工 程 数 は 従 来 の 技 術 の 工 程 数 と か わりない た め、 こ れ を 回 速 す る こ と が 可 他 で ある。


したがって本発明によれば、信頼性および歩留りの低下を招くことなく、アクティブマトリクス 延板の大型化および 高精和化、高間口率化による高調像品質化が可能となる。


4. 図面の簡単な段明

新 1 図は、本発明の実施例の上視図である。 第 2 図は、第 1 図の A A ' の 断面 図 で ある。 第 3 図 (a) は 従来のアクティブマトリクス基板の 1 例の上視図、(b) は B B ' の 断面 図である。 第 4 図 (a) ~ (d)、(a) ~ (d)、は 従来例の製造工程を示したもので、(a)~(d)、は 正型図、(a)~(d)、(a)~(d)、は、本型明の実施例の製造工程を示したもので、(a)~(d)は、上視図、(a')~(d)は、生物面図である。 第 5 である。 第 6 図 (a) に、生 初図、(a)~(c)は 突 統例の製造工程を示したもので、(a)~

211、311、411、511…下地轮绿

線、ゲート配線関絶線膜







第2四


另1四


特別平1-101519(5)







第3周









第十图








図面の浄費




第4图







新し図



著し図

手統補正書(方式) 景

昭和63年2月18日

特許庁長官 小 川 邦 夫 殴

1. 事件の表示

昭和62年 特許願 第258854号

2. 発明の名称

アクティブマトリクス基板



3. 補正する者

事件との関係 出頭人 東京都新宿区西新宿2丁目4番1号 (236) セイコーエブソン株式会社 代表取締役 中村 恒 也

4. 代理人

〒104 東京都中央区京橋2丁目6番21号 株式会社 服部セイコー内 最上特許事務所 (4664)弁理士 最 上 務 (他I名) 連絡先 563-2111 内線 631~635 担当 林

, **@**

手統補正書

1. 明細書第10頁第12行目、「第4図」から及 終行「である。」を以下の如く補正する。

「第4図(a)~(h)は従来例の製造工程を示したもので(a)、(c)、(e)、(g)は上視図、(b)、(d)、(f)、(h)は断面図である。第5図(a)~(h)は、本発明の実施例1の製造工程を示したもので(a)、(c)、(e)、(g)は上視図(b)、(d)、(f)は断面図である。

2. 第4図、第5図を別紙の如く補正する。

以 上 代理人 最 上 務他1名

5. 補正命令の日付

昭和63年 1月26日

6. 補正の対象

明 相 書 (図面の簡単な説明) 図 両 (第4図、第5図)

7. 補正の内容

別紙の通り

7. T.